| English | Russian |
| combinational circuit synthesis | синтез комбинационных схем (ssn) |
| combinational circuits | комбинационные схемы (ssn) |
| combinational logic circuit | комбинационная логическая схема (ssn) |
| combinational logic circuit | КЛС (ssn) |
| combinational logic circuits | комбинационные логические схемы (ssn) |
| Combinational logic circuits, described earlier, have the property that the output of a logic block is only a function of the current input values, assuming that enough time has elapsed for the logic gates to settle | как обсуждалось ранее, комбинационные логические схемы обладают следующим свойством: выход логического блока является функцией только текущих входных значений, при этом предполагается, что прошло достаточно времени для установления режима логического элемента (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| designing combinational circuits | проектирование комбинационных схем (ssn) |
| Static memories are built using positive feedback or regeneration, where the circuit topology consists of intentional connections between the output and the input of a combinational circuit | для создания статической памяти применяется положительная обратная связь или регенерация, а топология схемы включает намеренное соединение выхода и входа комбинационной схемы (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |