| Subject | English | Russian |
| el. | characterization of the 3-input NAND standard cell gate | характеристики стандартного элемента НЕ-И с тремя входами (ssn) |
| progr. | clocked SR latch with NAND gates | синхронный RS-триггер на элементах И-НЕ (ssn) |
| progr. | clocked SR latch with NAND gates | тактируемый RS-триггер на элементах И-НЕ (ssn) |
| progr. | clocked SR latches with NAND gates | синхронные RS-триггеры на элементах И-НЕ (ssn) |
| progr. | clocked SR latches with NAND gates | тактируемые RS-триггеры на элементах И-НЕ (ssn) |
| media. | dual NAND gate | сдвоенная логическая интегральная схема, выполняющая функцию Е1Е-И |
| media. | dual NAND gate | двойная ячейка НЕ-И |
| el. | 3-Input NAND Gate Cell | Элемент НЕ-И с тремя входами (ssn) |
| el. | 3-input NAND standard cell gate | стандартный элемент НЕ-И с тремя входами (ssn) |
| Makarov. | NAND gate | схема И-НЕТ (NOT-AND gate) |
| Makarov. | NAND gate | схема запрета (NOT-AND gate; логический элемент) |
| Makarov. | NAND gate | логическая схема И-НЕ |
| tech. | NAND gate | элемент И-НЕ |
| tech. | NAND gate | схема И-НЕ (логическая) |
| microel. | nand gate | логический элемент не-и |
| progr. | NAND gate | элемент НЕ-И (ssn) |
| el. | NAND gate | логический элемент И НЕ |
| IT | NAND gate | вентиль И-НЕ |
| IT | NAND gate | схема "НЕ И" |
| IT | NAND gate | схема запрета |
| IT | NAND gate | вентиль НЕ И |
| IT | NAND gate | схема "И-НЕТ" |
| torped. | NAND gate | схема И-НЕТ |
| torped. | NAND gate | схема НЕ И |
| IT | NAND gate | вентиль Не-И |
| IT | NAND gate | схема "И НЕ" |
| el. | nand gate | логический элемент И-НЕ |
| media. | NAND gate | вентиль «И-НЕ» (двоичная комбинационная логическая схема или устройство способные выполнять операцию «И-НЕ», т.е. negative AND, операция NAND для высказываний А, В, С... будет ложной, если все высказывания истинны, и истинной, если одно или несколько высказываний ложны) |
| media. | NAND gate | схема «И-НЕ» (двоичная комбинационная логическая схема или устройство способные выполнять операцию «И-НЕ», т.е. negative AND, операция NAND для высказываний А, В, С... будет ложной, если все высказывания истинны, и истинной, если одно или несколько высказываний ложны) |
| comp. | NAND gate | схема НЕ-И |
| progr. | NAND gate latch | триггер-защёлка на элементах И-НЕ (ssn) |
| progr. | NAND gate latch | защёлка на элементах И-НЕ (ssn) |
| progr. | NAND gate latches | триггеры-защёлки на элементах И-НЕ (ssn) |
| progr. | NAND gate latches | защёлки на элементах И-НЕ (ssn) |
| progr. | NAND gates | вентили НЕ-И (ssn) |
| IT | NOR gates and NAND gates | логические элементы И-НЕ и ИЛИ-НЕ (ssn) |
| tech. | NOT NAND gate | схема НЕ И |
| tech. | positive NAND gate | схема И-НЕ (логическая) |
| IT | positive NAND gate | схема "И НЕ" |
| tech. | positive NAND gate | элемент И-НЕ |
| Makarov. | positive NAND gate | логическая схема И-НЕ |
| Makarov. | positive NAND gate | логический элемент И-НЕ |
| progr. | SR latch with NAND gates | RS-триггер на элементах И-НЕ (асинхронный ssn) |
| progr. | SR latches with NAND gates | RS-триггеры на элементах И-НЕ (асинхронные ssn) |
| el. | top input of the upper NAND gate | верхний вход верхнего элемента И-НЕ (ssn) |
| IT | universality of NAND gates and NOR gates | универсальность логических элементов И-НЕ и ИЛИ-НЕ (ssn) |
| el. | upper NAND gate | верхний элемент И-НЕ (ssn) |