Terms containing clock circuit

Subject	English	Russian
el.	arrival time of a clock transition on an integrated circuit	время прибытия перехода тактового сигнала в интегральную схему (ssn)
progr.	By definition, a fundamental-mode circuit such as a feedback sequential circuit does not have a clock to tell it when to sample its inputs	по определению, у схемы классического образца типа последовательностной схемы с обратной связью нет входа для подачи тактового сигнала, которым задавались бы моменты фиксации значений входных сигналов (см. "Digital Design – Principles & Practices" by John F. Wakerly Third Edition, 1999)
progr.	circuit for constructing a short intentional glitch on each rising edge of the clock	схема, генерирующая короткий импульс на каждом нарастающем фронте тактового сигнала (ssn)
automat.	circuit for generating a suitable clock	схема формирования адекватного синхронизирующего сигнала (ssn)
automat.	circuit for generating a suitable clock for starting ADC conversions	схема формирования адекватного синхронизирующего сигнала для запуска преобразований, выполняемых АЦП (ssn)
tech.	clock circuit	хронирующая цепь
gen.	clock circuit	хронирующая цепь (элк.)
tech.	clock circuit	схема синхронизации
telecom.	clock circuit	схема генератора (oleg.vigodsky)
el.	clock circuit	хронирующая схема
sec.sys.	clock circuit	цепь синхронизации
tech.	clock circuit	тактируемая схема
telecom.	clock recovery circuit	схема восстановления тактовых сигналов (oleg.vigodsky)
telecom.	clock supervision circuit	схема контроля тактовых сигналов (oleg.vigodsky)
el.	clock-driven circuit	схема, управляемая временем (синхронная схема ssn)
el.	clock-driven circuits	схемы, управляемые временем (синхронные ssn)
IT	clocked circuit	синхронизирующая схема
IT	clocked circuit	тактирующая схема
tech.	clocked circuit	тактируемая схема
el.	clocked circuit	хронирующая схема
tech.	clocked circuit	синхронизируемая схема
IT	clock-recovery circuit	схема с восстановлением синхронизации
progr.	minimum clock period, required for proper operation of the sequential circuit	минимальный такт, требуемый для правильной работы последовательностной схемы (ssn)
el.	spatial variation in arrival time of a clock transition on an integrated circuit	пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему (ssn)
el.	the spatial variation in arrival time of a clock transition on an integrated circuit is commonly referred to as clock skew	Пространственные колебания времени прибытия перехода тактового сигнала в интегральную схему принято называть расфазировкой тактовых импульсов (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003)
el.	Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks	как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn)
el.	Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks	как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn)