Russian ⇄ English

комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮЧАЮЩЕЕ ИЛИ» stresses
media.	add without carry gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); anticoincidence gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); anticoincidence unit (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); difference gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); distance gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); diversity gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); EXCLUSIVE OR gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); exjunction gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); partial sum gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны); symmetric difference gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А истинно и В ложно или А ложно и В истинно, т.е. результат будет ложным, если А и В истинны или А и В ложны)
комбинационная схема или устройство бинарной логики с двумя входами, способные выполнять логическую операцию «ИСКЛЮчАЮЩЕЕ HE-ИЛИ»
media.	equality gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А и В истинны или А и В ложны, т.е. результат будет истинным, если А и В одинаковы, и ложным, если А и В различны); EXCLUSIVE NOR gate (если А — входное высказывание и В — входное высказывание, то выходное высказывание будет истинным, если А и В истинны или А и В ложны, т.е. результат будет истинным, если А и В одинаковы, и ложным, если А и В различны)