Terms for subject Microelectronics containing запрет

Russian	English
время запрета	disable time (в тристабильных логических схемах – временной интервал между определёнными опорными точками (reference point) входного и выходного сигналов напряжения, когда тристабильный выход меняет своё состояние, переходит из любого активного состояния (высокого или низкого уровня) в высокоимпедансное (выключённое) состояние ssn)
время запрета срабатывания	disable time (ssn)
время запрета срабатывания при переходе в высокоимпедансное состояние из состояния высокого уровня	disable time of a 3-state output from high level (в тристабильных логических ИС ssn)
время запрета срабатывания при переходе в высокоимпедансное состояние из состояния низкого уровня	disable time of a 3-state output from low level (в тристабильных логических ИС ssn)
время запрета срабатывания при переходе в состояние "выключено" из состояния высокого уровня	disable time of a 3-state output from high level (в тристабильных логических ИС ssn)
время запрета срабатывания при переходе в состояние "выключено" из состояния низкого уровня	disable time of a 3-state output from low level (в тристабильных логических ИС ssn)
запрет приращения адреса шины	bus address increment inhibit