| English | Russian |
| high-level transaction result to testbench or verification environment | высокоуровневые транзакции, поступающие в "испытательный стенд" или в среду проверки (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004 ssn) |
| in this context, the term transaction refers to a high-level bus event such as performing a read or write cycle | в контексте рассматриваемого материала термин "транзакция" относится к высокоуровневому событию на шине, например к выполнению цикла чтения или записи (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| level-to-level registration | послойное совмещение |
| scaling the signal levels to increase noise margins | масштабирование уровней сигнала с целью увеличения запаса помехоустойчивости (ssn) |
| Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распределенных системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| Typically, plesiochronous interconnect only occurs in distributed systems like long distance communications, since chip or even board level circuits typically utilize a common oscillator to derive local clocks | как правило, плезиохронные соединения возникают только в распредёлённых системах, содержащих протяжённые линии связи, поскольку схемы, реализованные на уровне кристалла или даже печатной платы, для получения локальных тактовых сигналов обычно используют один общий генератор (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
