| English | Russian |
| after the falling edge is applied to the input | после снятия импульса на входе (логического элемента ssn) |
| All delays are characterized for both rising and falling transitions | все задержки принято указывать для переходов в высокое и низкое состояние (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| falling-ball acoustic calibration | акустическая калибровка микрофонов с помощью стальных шариков |
| falling delay | задержка спада импульса (ssn) |
| falling delay at the output from the gate | задержка спада импульса на выходе логического элемента (ssn) |
| falling delay at the output from the gate | задержка спада импульса на выходе логического вентиля (ssn) |
| falling edge | отрицательный перепад |
| falling edge is applied to the input | снятие импульса на входе (логического элемента ssn) |
| falling-edge triggered bistable | триггер, управляемый задним фронтом тактового импульса (ssn) |
| falling-edge triggered bistable | триггер, управляемый по заднему фронту тактового импульса (ssn) |
| falling-edge triggered bistable | триггер, тактируемый задним фронтом импульса (ssn) |
| falling-edge triggered flip-flop | триггер, управляемый задним фронтом тактового импульса (ssn) |
| falling-edge triggered flip-flop | триггер, тактируемый задним фронтом импульса (ssn) |
| falling-edge triggered flip-flop | триггер, управляемый по заднему фронту тактового импульса (ssn) |
| falling-edge triggered flip-flop | триггер, тактируемый срезом импульса (ssn) |
| falling-edge triggering | тактирование задним фронтом импульса (ssn) |
| falling-edge triggering | управление по заднему фронту тактового импульса (ssn) |
| falling-edge triggering | управление задним фронтом тактового импульса (ssn) |
| falling-edge triggering | тактирование срезом импульса (напр., триггера ssn) |
| falling out of step | выход из синхронизма |
| for historical reasons, a rising 0-to-1 delay is often referred to as LH standing for "low-to-high". Correspondingly, a falling 1-to-0 delay may be referred to as HL meaning "high-to-low" | Исторически сложилось так, что задержка фронта импульса при переходе с 0 в 1 часто обозначается как LH сокращённо от low-to-high – от низкого к высокому уровню. Соответственно задержка спада при переходе с 1 в 0 обозначается как HL high-to-low – от высокого к низкому уровню (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| not surprisingly, the output of the gate rises 5 ps after the rising edge is applied to the input, and it falls 8 ps after the falling edge is applied to the input | не удивительно, что напряжение на выходе логического элемента возрастает через 5 пс после приложения к входу фронта импульса, и падает через 8 пс после снятия импульса на входе (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004) |
| rising and falling delays | время задержки по фронту и по спаду (ssn) |
| rising and falling delays | задержки по фронту и по спаду (ssn) |
| rising and falling delays | задержки фронта и спада (положительного импульса ssn) |
