| A possible framework for plesiochronous interconnect is shown in Figure 10.3 | Одно из возможных решений проблемы плезиохронных соединений показано на рис. 10.3 (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
