Terms for subject Electronics containing элемент НЕ

Russian	English
верхний вход верхнего элемента И-НЕ	top input of the upper NAND gate (ssn)
верхний элемент И-НЕ	upper NAND gate (ssn)
вход R нижнего элемента И-НЕ	R input of the lower NAND (ssn)
двухвходовый логический элемент ИЛИ-НЕ	two-input NOR gate (ssn)
логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ	Reed-Müller logic
логические схемы на элементах исключающее ИЛИ и исключающее ИЛИ НЕ	Reed-Muller logic (ssn)
логические элементы не более чем с тремя входами	gates with a maximum of three inputs (ssn)
логический элемент И НЕ	negative AND-gate
логический элемент И НЕ	NOT-AND gate
логический элемент И НЕ	NAND gate
логический элемент И-ИЛИ-НЕ	AND-OR-NOT invert gate
логический элемент И-ИЛИ-НЕ	AND-OR-NOT inverter
логический элемент включающее ИЛИ НЕ	nondisjunction gate
логический элемент включающее ИЛИ НЕ	NOR gate
логический элемент включающее ИЛИ НЕ	NEITHER-NOR gate
логический элемент включающее ИЛИ НЕ	negative OR gate
логический элемент включающее ИЛИ НЕ	joint denial gate
логический элемент включающее ИЛИ НЕ	inclusive NOR gate
логический элемент 2ИЛИ-НЕ	two-input NOR gate (ssn)
логический элемент И-НЕ	negative and gate
логический элемент И-НЕ	not-and gate
логический элемент И-НЕ	nand gate
логический элемент исключающее ИЛИ НЕ	XNOR gate
логический элемент исключающее ИЛИ НЕ	exclusive NOR gate
логический элемент НЕ	negator
логический элемент НЕ	negation gate
не абсолютно поглощающий "серый" регулирующий элемент	nonblack control element (MichaelBurov)
не абсолютно поглощающий "серый" регулирующий элемент	non black control element
не удивительно, что напряжение на выходе логического элемента возрастает через 5 пс после приложения к входу фронта импульса, и падает через 8 пс после снятия импульса на входе	not surprisingly, the output of the gate rises 5 ps after the rising edge is applied to the input, and it falls 8 ps after the falling edge is applied to the input (см. 'The Design Warrior's Guide to FPGAs' by Clive "Max" Maxfield 2004)
нижний элемент И-НЕ	lower NAND (ssn)
перекрёстно соединённые логические элементы НЕ-ИЛИ	cross-connected NOR gates (ssn)
реализация полусумматора на элементах И-НЕ	NAND implementation of the half-adder (ssn)
состояние хранения цепи элемента И-НЕ	hold state for the NAND circuit (ssn)
стандартный элемент НЕ-И с тремя входами	3-input NAND standard cell gate (ssn)
условное представление элемента "исключающее ИЛИ-НЕ"	diagrammatic representation of the exclusive-NOR gate (ssn)
фазовращатель на логических элементах или не	nor-gate phase shifter
характеристики стандартного элемента НЕ-И с тремя входами	characterization of the 3-input NAND standard cell gate (ssn)
цепь элемента И-НЕ	NAND circuit (ssn)
четыре двухвходовых логических элемента ИЛИ-НЕ	quad two-input NOR gates (ssn)
четыре логических элемента 2ИЛИ-НЕ	quad two-input NOR gates (ssn)
элемент И-НЕ	NAND (ssn)
элемент "исключающее ИЛИ-НЕ"	exclusive-NOR gate (ssn)
Элемент НЕ-И с тремя входами	3-Input NAND Gate Cell (ssn)