English | Russian |
a set of registers | набор регистров (ssn) |
A very old trick is exchanging the contents of two registers without using a third | Существует старый хорошо известный способ обмена содержимым двух регистров без использования третьего (см. Hacker's delight / Henry S. Warren, Jr. – 2nd ed. 2013 ssn) |
adding the contents of a register to itself with end-around carry | сложение содержимого регистра с самим собой с циклическим переносом (ssn) |
address part of register | адресная часть регистра (ssn) |
advantage of saving a register | преимущество сохранения регистра (ssn) |
block diagram of a finite state machine using positive edge-triggered registers | функциональная схема конечного автомата с регистрами, активизируемыми положительным фронтом тактового сигнала (ssn) |
collection of registers linked by combinational logic | совокупность регистров, связанных между собой элементами комбинационной логики (ssn) |
contents of address part of register | содержимое адресной части регистра (ssn) |
contents of an address register | содержимое адресного регистра (ssn) |
contents of control registers | содержимое управляющих регистров (ssn) |
contents of decrement part of register | содержимое декрементной части регистра (ssn) |
contents of IP register at entry | содержимое регистра IP при входе (ssn) |
contents of SP register at entry | содержимое регистра SP при входе (ssn) |
decrement part of register | декрементная часть регистра (ssn) |
definition of set-up time, hold time, and propagation delay of a synchronous register | определение времени установки, времени удержания и задержки распространения синхронного регистра (ssn) |
exchanging corresponding fields of registers | обмен соответствующих полей регистров (ssn) |
fairly large number of general purpose registers | достаточно большое количество регистров общего назначения (ssn) |
fields of registers | поля регистров (ssn) |
Figure 7.1 shows a block diagram of a generic finite state machine that consists of combinational logic and registers, which hold the system state | на рис. 7.1 показана функциональная схема стандартного конечного автомата, состоящего из комбинационной логики и регистров, которые хранят состояние системы (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
hold time of the register | время удержания регистра (ssn) |
implementation of an edge-triggered register | реализация регистра, переключаемого фронтом (ssn) |
implementation of an edge-triggered register | реализация регистра, инициируемого фронтом (ssn) |
implementation of an edge-triggered register | реализация регистра с запуском по фронту (ssn) |
implementation of an edge-triggered register | реализация регистра, управляемого фронтом (сигнала ssn) |
inputs of register | входы регистра (ssn) |
inputs of registers | входы регистров (ssn) |
on the rising edge of the clock, the next state bits are copied to the outputs of the registers after some propagation delay, and a new cycle begins | в фазе нарастания тактового сигнала биты следующего состояния копируются на выходы регистров после некоторой задержки распространения и начинается новый цикл (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
optimization of the master slave register | оптимизация регистра "ведущий-ведомый" (ssn) |
program-invisible portion of the segment register | программно-недоступная часть сегментного регистра (ssn) |
segment address, located within one of the segment registers | сегментный адрес, заданный одним из сегментных регистров (ssn) |
the next state is determined based on the current state and the current inputs and is fed to the inputs of registers | Следующее состояние определяется на основе текущего состоянии и текущих входов и подаётся на входы регистров (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003) |
timing properties of multiplexer-based master-slave registers | временные свойства регистров "ведущий-ведомый", основанных на мультиплексорах (ssn) |
when registers are used in computational structures that are constantly clocked such as pipelined datapath, the requirement that the memory should hold state for extended periods of time can be significantly relaxed | когда регистры используются в постоянно переключающихся вычислительных структурах например, в конвейерном информационном канале, требование хранения состояния на протяжении длительного периода времени можно сильно ослабить (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |