| Subject | English | Russian |
| math. | analysis of combinational circuits | анализ комбинационных схем (ssn) |
| math. | analysis of combinational circuits | анализ комбинационных цепей (ssn) |
| el. | combinational and sequential digital circuits | комбинационные и последовательностные цифровые схемы (ssn) |
| media. | combinational circuit | комбинационная схема (схема, выполняющая функцию элемента комбинаторной логики; схема, состоящая из взаимно соединённых логических элементов (вентилей — gates), выполняющая логические функции, напр., булевой алгебры) |
| math. | combinational circuit | комбинационная цепь (ssn) |
| tech. | combinational circuit | комбинационная схема |
| progr. | combinational circuit synthesis | синтез комбинационных схем (ssn) |
| progr. | combinational circuits | комбинационные схемы (ssn) |
| el. | combinational digital circuit | комбинационная цифровая схема (ssn) |
| progr. | combinational logic circuit | комбинационная логическая схема (ssn) |
| progr. | combinational logic circuit | КЛС (ssn) |
| progr. | combinational logic circuits | комбинационные логические схемы (ssn) |
| progr. | Combinational logic circuits, described earlier, have the property that the output of a logic block is only a function of the current input values, assuming that enough time has elapsed for the logic gates to settle | как обсуждалось ранее, комбинационные логические схемы обладают следующим свойством: выход логического блока является функцией только текущих входных значений, при этом предполагается, что прошло достаточно времени для установления режима логического элемента (см. Digital Integrated Circuits – A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| telecom. | combinational-circuit circuit | комбинационная схема |
| progr. | designing combinational circuits | проектирование комбинационных схем (ssn) |
| IT | designing combinational logic circuits | проектирование комбинационных логических схем (ssn) |
| el. | generating test vectors for combinational circuits | формирование тестовых векторов для комбинационных схем (ssn) |
| el. | multiple output combinational circuit | комбинационная схема с разветвлённым выходом (ssn) |
| el. | multiple output combinational circuit | комбинационная цепь с разветвлённым выходом (ssn) |
| el. | multiple output combinational circuits | комбинационные схемы с разветвлённым выходом (ssn) |
| el. | multiple output combinational circuits | комбинационные цепи с разветвлённым выходом (ssn) |
| math. | multiple-level combinational circuit | многоступенчатая комбинационная схема (ssn) |
| math. | multiple-level combinational circuit | многоступенчатая комбинационная цепь (ssn) |
| math. | multiple-level combinational circuits | многоступенчатые комбинационные схемы (ssn) |
| math. | multiple-level combinational circuits | многоступенчатые комбинационные цепи (ssn) |
| el. | output of a purely combinational circuit | выход чисто комбинационной цепи (ssn) |
| progr. | Static memories are built using positive feedback or regeneration, where the circuit topology consists of intentional connections between the output and the input of a combinational circuit | для создания статической памяти применяется положительная обратная связь или регенерация, а топология схемы включает намеренное соединение выхода и входа комбинационной схемы (см. Digital Integrated Circuits A Design Perspective 2/e by Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolić 2003 ssn) |
| math. | synthesis of combinational circuits | синтез комбинационных схем (ssn) |
| math. | synthesis of combinational circuits | синтез комбинационных цепей (ssn) |
